This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(11) Publication number: 2001168205 A

孤立MOSFET

Generated Document

PATENT ABSTRACTS OF JAPAN

(51) Intl. Cl.: H01L 21/8234 H01L 27/088 G03F 1/08

H01L 21/027 H01L 21/3205 H01L 29/78

H01L 21/336

(22) Application date: 13.12.99

(21) Application number: 11352847

(30) Priority:

(43) Date of application

22.06.01

publication:

(84) Designated contracting states:

(71) Applicant: NEC CORP

(72) Inventor: ITO KAZUYUKI

(74) Representative:

ゲートMOSFET

(54) SEMICONDUCTOR **DEVICE. ITS MANUFACTURING** METHOD AND MASK USED **THEREFOR**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, a method of manufacturing it and a mask by which design of dummy gate patterns which are placed for preventing the proximity effect when gate patterns are formed by photolithography can be simplified and the mask for gates can be manufactured in a short time and at a low cost.

SOLUTION: With respect to the semiconductor device in which element regions 107 and 108 are isolated and formed by element isolation regions 106 which are formed in a given patter on a silicon substrate and gates 115 and 116 of MOSFET are placed in the element regions 107 and 108, dummy element regions 109 are formed in the element isolation regions 106 and dummy gates 117 are formed in the dummy element regions 109. Since the gates and the dummy gates are simultaneously formed in photolithography operations, the proximity effect is generated uniformly and the length of the gates becomes uniform. Also, since patterns for forming the dummy gates can be designed by partially modifying design data of dummy element region patterns, the manufacture of the mask for gates can be simplified and the manufacturing time and costs of the mask for gates can be reduced.

ダミー素子領域 **子領域** 素子領域 109 108 107 116 ゲート・ 素子分離領域

COPYRIGHT: (C)2001,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-168205 (P2001-168205A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.Cl. ⁷		識別記号		FΙ			Ŧ	-マコード(参考)
H01L	21/8234			G 0 3	F 1/08		D	2H095
	27/088			H01	L 27/08		102C	5 F O 3 3
G03F	1/08				21/30		502P	5 F 0 4 0
H01L	21/027				21/88		s	5 F 0 4 8
	21/3205				29/78		301Y	
			农龍査審	有	請求項の数10	OL	(全 12 頁)	最終頁に続く

(21)出願番号

特願平11-352847

(22)出願日

平成11年12月13日(1999.12.13)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 伊藤 和幸

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100081433

弁理士 鈴木 章夫


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法並びに製造に用いるマスク

(57)【要約】

【課題】 ゲートパターンをフォトリソグラフィ法で形成する際の近接効果を防止するために設けられるダミーゲートパターンの設計を簡易化し、ゲート用マスクを短時間でかつ低コストに製造することが可能な半導体装置及びその製造方法、並びにマクスを提供する。

【解決手段】 シリコン基板に所要のパターンに形成された素子分離領域106により素子領域107,108にMOS FETのゲート115,116が配設されている半導体装置において、素子分離領域106にはダミー素子領域109が形成され、かつダミー素子領域109にダミーゲート117が形成される。フォトリソグラフィ工程においてゲートとダミーゲートが同時に形成されるため、近接効果が均等に生じ、各ゲートのゲート長を均一化する。ダミーゲートを形成するパターンはダミー素子領域パターンの設計データを一部修正して設計できるため、ゲート用マスクの製造を容易に行うことが可能になり、ゲート用マスクの製造時間を短縮し、かつ低コストに製造することが可能になる。



【特許請求の範囲】

【請求項1】 半導体基板に所要のパターンに形成され た素子分離領域により素子領域が区画形成され、前記素 子領域 トにMOS型電界効果トランジスタ (以下、MO SFET) のゲートが配設されている半導体装置におい て、前記素子分離領域にはダミー素子領域が形成され、 前記ダミー素子領域上にダミーゲートが形成されている ことを特徴とする半導体装置。

【請求項2】 前記ダミー素子領域はマトリクス配置さ れた複数の島状に形成され、前記ダミーゲートは前記ダ 10 ミー素子領域のそれぞれに形成されていることを特徴と する請求項1 に記載の半導体装置。

【請求項3】 前記ダミー素子領域は、矩形パターンに 形成され、前記ダミーゲートは前記ダミー素子領域の矩 形パターンの縦横寸法を縮小した矩形パターンに形成さ れていることを特徴とする請求項2に記載の半導体装 置。

【請求項4】 前記MOSFETは、複数のゲートが並 列された多ゲートMOSFETと、1本のゲートが配設 前記各MOSFETの各ゲートに沿って所要の間隔で配 設されていることを特徴とする請求項1ないし3のいず れかに記載の半導体装置。

【請求項5】 前記素子分離領域は前記半導体基板の表 面に設けた分離溝内に絶縁材を埋め込んだ溝型素子分離 構造である請求項1ないし4のいずれかに記載の半導体 装置。

【請求項6】 半導体基板の表面に素子領域を区画形成 するための素子分離領域を形成する工程と、前記素子領 域の前記半導体基板上にゲートを形成する工程を含む半 導体装置の製造方法において、前記素子分離領域にダミ 一素子領域を形成する工程と、前記ゲートを形成する工 程では前記ダミー素子領域上にダミーゲートを形成する 工程を含むことを特徴とする半導体装置の製造方法。

【請求項7】 半導体基板の表面の素子領域を区画形成 するための素子分離領域に素子領域用マスクを用いたフ ォトリソグラフィ技術により素子分離溝を形成する工程 と、前記素子分離溝を埋める絶縁膜を形成し、かつ化学 機械研磨法により前記絶縁膜を研磨して前記素子分離溝 内に前記絶縁膜を残して素子分離領域を形成する工程 と、前記半導体基板上にゲート材料膜を形成する工程 と、前記ゲート材料膜上にフォトレジストを塗布し、か つゲート用マスクを用いたフォトリソグラフィ技術によ り前記ゲート材料膜を選択エッチングして前記素子領域 上にMOSFETのゲートを形成する工程とを含む半導 体装置の製造方法において、前記素子分離溝を形成する 工程では前記素子分離領域には前記素子分離溝を形成し ないダミー素子領域を形成し、前記ゲートを形成する工 程では前記ダミー素子領域上に前記ゲート材料膜の一部 装置の製造方法。

【請求項8】 請求項6,7の製造方法で用いられるフ ォトリソグラフィ用のマスクであって、前記素子領域用 マスクには前記ダミー素子領域に対応するダミー素子領 域パターンが形成され、前記ダミー素子領域パターンは マトリクス配置された複数の島状に形成され、前記ゲー ト用マスクには前記ダミーゲートに対応するダミーゲー トパターンが形成され、前記ダミーゲートパターンは前 記ダミー素子領域パターンのそれぞれ対応する領域に形 成されていることを特徴とする半導体装置製造用のマス ク。

【請求項9】 前記ゲート用マスクの前記ダミーゲート パターンは、前記素子領域用マスクの前記ダミー素子領 域バターンを縮小したバターンとして形成されていると とを特徴とする請求項8に記載の半導体装置製造用のマ スク。

【請求項10】 前記ダミー素子領域バターンは前記素 子領域用マスクに形成されている素子領域パターンに沿 って配設され、前記ダミーゲートバターンは前記ゲート された孤立MOSFETとを有し、前記ダミーゲートは 20 用マスクに形成されているゲートパターンに沿って配設 されていることを特徴とする請求項9に記載の半導体装 置製造用のマスク。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はMOS型電界効果ト ランジスタ(MOSFET)を含む半導体装置に関し、 特にゲート電極をフォトリソグラフィ法により形成する 半導体装置とその製造方法、並びに製造に使用するフォ トリソグラフィ用のマスクに関するものである。

[0002]

【従来の技術】一般にMOSFETは半導体基板の素子 領域にゲートを形成し、当該ゲートを利用した自己整合 法により前記素子領域に不純物を導入してソース・ドレ イン領域を形成する手法がとられている。また、前記ゲ ートの形成に際しては、写真技術を利用したいわゆるフ ォトリソグラフィ法が用いられる。このフォトリソグラ フィ法では、例えば、図15(b)に示すように、シリ コン等の半導体基板201上に図外のゲート絶縁膜を介 してポリシリコン等のゲート材料膜202を形成した 40 後、その上にフォトレジスト膜203を形成する。そし て、図15(a)に示すように、前記フォトレジスト膜 203に対してゲートを形成するためのパターン(以 下、ゲートパターンと称する) GP1, GP2が形成さ れているゲート用マスクM11を用いて露光を行い、か つ現像してフォトレジスト膜203を選択的に除去する ことでゲートパターンGP1, GP2に対応したパター ンに形成する。そして、パターン形成された前記フォト レジスト膜203をマスクにして前記ゲート材料膜20 2を選択的にエッチングし、ゲートG11, G12を形 によりダミーゲートを形成することを特徴とする半導体 50 成する。

【0003】ところで、近年の半導体装置の高集積化に 伴い、素子の微細化が進められ、半導体装置に形成され るMOSFETのゲートの間隔も微細化され、複数本の ゲートが微小間隔で配列される構成が要求される。ま た、その一方で、半導体装置の回路パターン設計によ り、単一のMOSFETが他のMOSFETとは離れて 孤立状態に配設される構成も要求される。従来、とのよ うな半導体装置のMOSFETのゲートを前記したフォ トリソグラフィ法により製造した場合に、図15の例で 示したように、複数本のゲートが密に配置されている多 10 ゲートMOSFETのゲートG11と、孤立したMOS FETのゲートG12とでは、製造されるゲートG1 1. G12の寸法、特に短冊状をしたゲートの幅方向の 寸法(以下、ゲート長と称する)にばらつきが生じる。 このばらつきが生じる原因の一つは、前記したフォトリ ソグラフィ法でのゲート用マスクを用いたフォトレジス ト膜の露光時に、ゲート用マスクに形成されている隣接 するゲートパターン間で生じる光の回折による近接効果 がある。すなわち、図15の場合には、複数のゲートバ ターンが密に配列されている領域のゲートG11では近 20 接効果によりゲート長が小さく形成され、孤立したゲー トバターンの領域のゲートG12では近接効果が顕著で はないためにゲート長が大きく形成される。また、他の 原因として、ゲート材料をエッチングする際に、エッチ ングされたゲート材料がエッチングされた側面に再付着 することによるエッチングデボがあり、このエッチング デポ量がゲートパターンが密な領域と孤立した領域とで は異なり、密な領域ではデポ量が少ないためにゲート長 が小さくなり、孤立した領域ではデポ量が多いことによ り、ゲート長が大きくなる。

【0004】このように、ゲートパターンが密の領域と 孤立した領域の各MOSFETにおいてそれぞれのゲー ト長に差が生じると、ゲートパターンが密の領域と孤立 した領域のMOSFETの特性に差が生じ、目的とする 半導体装置を設計、製造することが難しいものとなる。 【0005】そこで、従来から前記したような近接効果 を防止するために、ダミーのゲートパターンを用いる技 術が提案されている。例えば、特開平10-20010 9号公報に記載の技術では、図16(a)に示すよう に、ゲート用マスクM12に、本来的に形成するゲート パターンGP1, GP2に近接してダミーとなるダミー ゲートパターンDPを形成している。すなわち、ゲート パターンが密の領域のゲートパターンGP1では、両側 のゲートパターンの外側にダミーゲートパターンDPを 配設し、複数のゲートパターンGP1の相互間隔、及び ゲートパターンGP1とダミーゲートパターンDPとの 間隔が略均一になるようにする。また、孤立した領域で は、ゲートパターンGP2の両側にダミーゲートパター ンDPを配設し、このダミーゲートパターンDPによっ

確保されるようにする。このようなダミーゲートパター ンDPを利用することで、ゲートパターンが密な領域 と、孤立した領域の各ゲートパターン及びダミーゲート バターンの間隔が均一になり、露光時にはそれぞれのゲ ートにおいて同等の近接効果が生じ、図16(b)に図 15 (b) に対応させた構成を示すように、各領域にお けるゲートG11、G12のゲート長を等しく形成する ことが可能になる。なお、GDは前記ダミーゲートパタ ーンによって形成されるダミーゲートである。

[0006]

【発明が解決しようとする課題】しかしながら、この従 来技術では、ゲートパターンを形成するためのゲート用 マスクM12を製造する際に、ゲートのパターン設計デ ータを用いてCAD法によりゲートパターンGP1,G P2を形成すると同時に、前記ゲートパターンGP1, GP2に近接する領域を新たなパターン設計データとし て確保し、得られたパターン設計データに基づいてダミ ーゲートバターンDPを設計する処理が必要となる。と のため、ゲート用マスクM12のパターン設計の処理工 程数が増加し、ゲート用マスクの製造時間が長くなり、 かつゲート用マスクが高コスト化する要因となってい る。特に、素子領域のバターンが同一でも、素子領域内 に形成するゲート数やゲート間隔等が異なる複数種類の ゲートパターンを備える半導体装置を形成するような場 合には、各ゲートバターン毎にダミーゲートパターンを 個々に設計、製造する必要があり、製造工程が極めて煩 雑なものになる。

【0007】本発明の目的は、ゲートパターンにおける 近接効果を防止するために設けられるダミーゲートパタ ーンの設計を簡易化し、ゲート用マスクを短時間でかつ 低コストに製造することが可能な半導体装置及びその製 造方法、並びにフォトリソグラフィ用のマスクを提供す るものである。

[8000]

30

【課題を解決するための手段】本発明は、半導体基板に 所要のバターンに形成された素子分離領域により素子領 域が区画形成され、前記素子領域上にMOSFETのゲ ートが配設されている半導体装置において、前記素子分 離領域にはダミー素子領域が形成され、前記ダミー素子 領域上にダミーゲートが形成されていることを特徴とす る。ここで、前記ダミー素子領域はマトリクス配置され た複数の島状に形成され、前記ダミーゲートは前記ダミ 一素子領域のそれぞれに形成される。例えば、前記ダミ ー素子領域は、矩形パターンに形成され、前記ダミーゲ ートは前記ダミー素子領域の矩形パターンの縦横寸法を 縮小した矩形パターンに形成される。また、本発明の半 導体装置は、前記MOSFETは、複数のゲートが並列 された多ゲートMOSFETと、1本のゲートが配設さ れた孤立MOSFETとを有し、前記ダミーゲートは前 てゲートパターンGP2の両側に密の領域と同じ間隔が 50 記各MOSFETの各ゲートに沿って所要の間隔で配設

される半導体装置に適用される。また、前記素子分離領 域は前記半導体基板の表面に設けた分離溝内に絶縁材を 埋め込んだ溝型素子分離構造として構成される。

【0009】本発明の半導体装置の製造方法は、半導体 基板の表面に素子領域を区画形成するための素子分離領 域を形成する工程と、前記素子領域の前記半導体基板上 にゲートを形成する工程を含む半導体装置の製造方法に おいて、前記素子分離領域にダミー素子領域を形成する 工程と、前記ゲートを形成する工程では前記ダミー素子 領域上にダミーゲートを形成する工程を含むことを特徴 10 とする。例えば、半導体基板の表面の素子領域を区画形 成するための素子分離領域に素子領域用マスクを用いた フォトリソグラフィ技術により素子分離溝を形成する工 程と、前記素子分離溝を埋める絶縁膜を形成し、かつ化 学機械研磨法により前記絶縁膜を研磨して前記素子分離 溝内に前記絶縁膜を残して素子分離領域を形成する工程 と、前記半導体基板上にゲート材料膜を形成する工程 と、前記ゲート材料膜上にフォトレジストを塗布し、か つゲート用マスクを用いたフォトリソグラフィ技術によ り前記ゲート材料膜を選択エッチングして前記素子領域 20 上にMOSFETのゲートを形成する工程とを含む半導 体装置の製造方法において、前記素子分離溝を形成する 工程では前記素子分離領域には前記素子分離溝を形成し ないダミー素子領域を形成し、前記ゲートを形成する工 程では前記ダミー素子領域上に前記ゲート材料膜の一部 によりダミーゲートを形成することを特徴とする。

【0010】本発明の製造方法で行われるフォトリソグ ラフィ工程で用いられるマスク、すなわちフォトマスク の構成として、前記素子領域用マスクには前記ダミー素 子領域に対応するダミー素子領域パターンが形成され、 前記ダミー素子領域バターンはマトリクス配置された複 数の島状に形成され、前記ゲート用マスクには前記ダミ ーゲートに対応するダミーゲートパターンが形成され、 前記ダミーゲートバターンは前記ダミー素子領域バター ンのそれぞれ対応する領域に形成されていることを特徴 とする。ととで、前記ゲート用マスクの前記ダミーゲー トパターンは、前記素子領域用マスクの前記ダミー素子 領域パターンを縮小したパターンとして形成される。と の場合、前記ダミー素子領域バターンは前記素子領域用 マスクに形成されている素子領域バターンに沿って配設 40 され、前記ダミーゲートパターンは前記ゲート用マスク に形成されているゲートバターンに沿って配設される。

【0011】本発明の半導体装置では、MOSFETが 形成される半導体基板の素子分離領域にはダミー素子領 域が形成され、かつとのダミー素子領域上にダミーゲー トが形成されているので、本発明の製造方法にかかる製 造工程においては、特にゲートを形成するためのフォト リソグラフィ工程においては、ゲートが形成されるのと 同時にダミーゲートが形成されることになり、ゲート用 マスクを用いてフォトレジストを露光する際の近接効果 50 ン設計データによって形成することが可能である。そし

が単一または複数のMOSFETの複数のゲートに対し てそれぞれ均等に生じることになり、結果として各ゲー トを同一ゲート長で形成することが可能になる。また、 その一方で、本発明にかかるゲート用マスクに形成する ダミーゲートパターンは、素子領域用マスクに形成され ているダミー素子領域バターンの設計データを一部修正 したパターンとして形成することができるため、ダミー 素子領域のバターンの設計データに対して単純な演算を 施すことでダミーゲートパターンの設計データを容易に 得ることができ、結果としてゲート用マスクの製造を容 易に行うことが可能になり、ゲート用マスクの製造時間 を短縮し、かつ低コストに製造することが可能になる。 [0012]

6

【発明の実施の形態】次に、本発明の実施形態を図面を 参照して説明する。図1及び図2は本発明の第1の実施 形態の半導体装置を製造する際にフォトリソグラフィエ 程で使用するマスクのパターン図である。ここでは、複 数本のゲートを密に並列配置した多ゲートMOSFET と、1本のゲートで構成される孤立MOSFETをシリ コン基板上に形成するためのマスクの例を示している。 図1は素子領域用マスクM1であり、多ゲートMOSF ETの素子領域S1と孤立MOSFETの素子領域S2 を素子分離領域S0から区画形成するための素子領域バ ターンP1と、前記素子分離領域S0内に平面XY方向 にマトリクス配置された複数個の正方形をした島状のダ ミー素子領域S3を有するダミー素子領域パターンP2 とで構成される。前記素子領域パターンP1とダミー素 子領域バターンP2はそれぞれのバターン設計データを 合成することで容易に前記素子領域S1, S2及び素子 分離領域SOと、ダミー素子領域S3を一体化した前記 素子領域用マスクMlを形成することが可能である。な お、この素子領域用マスクM1は、後述するようにCM P法を用いた素子分離形成技術を採用する従来の半導体 装置の製造においては既に用いられているマスクであ る。

【OO13】図2はゲート用マスクM2であり、前記多 ゲートMOSFETのゲートを形成するためのゲートG 1と、孤立MOSFETのゲートを形成するためのゲー トG2の各パターンとで構成されるゲートパターンP1 1と、前記素子領域用マスクM1のダミー素子領域バタ ーンP2に対応して、各ダミー素子領域S3内に配置さ れるダミーゲートG3のパターンを有するダミーゲート バターンP12とで構成される。前記ゲートパターンP 11は、従来と同様にゲートのパターン設計データから 得ることができる。一方、前記ダミーゲートパターンP 12は、図3に示すように、図1の素子領域用マスクM 2を形成する際に用いたダミー素子領域S3の前記した バターン設計データを利用し、当該バターン設計データ の縦横寸法をそれぞれ縮小処理したゲートG3のパター

て、前記ゲートバターンP11とダミーゲートバターンP12とを合成して前記ゲート用マスクM2を形成する。

【0014】以上の素子領域用マスクM1とゲート用マ スクM2を用いて本発明にかかるMOSFETの製造方 法を図4~図13を参照して説明する。なお、これらの 図は図1及び図2のA1-A1、A2-A2線に対応す る箇所の半導体装置の断面図である。先ず、図4におい て、シリコン基板101の表面にシリコン酸化膜及びシ リコン窒化膜を順次積層したマスク酸化・窒化膜102 10 を形成し、その上にフォトレジスト膜103を形成す る。そして、図1の素子領域用マスクM1を用いて前記 フォトレジスト膜103を露光して前記素子領域バター ンP1とダミー素子領域パターンP2に対応する領域の みフォトレジスト膜103を残す。そして、図5に示す ように、前記フォトレジスト膜103を用いて前記マス ク酸化・窒化膜102を選択エッチングする。さらに、 前記フォトレジスト膜103を除去した後、前記マスク 酸化・窒化膜102をマスクにして前記シリコン基板1 01の表面を所要の深さまでエッチングし、狭い幅の分 20 離溝(STI溝)104を形成する。

【0015】次いで、図6のように、前記シリコン基板 101の表面に前記STI溝104を完全に埋め込むの に充分な厚さのシリコン酸化膜105をCVD法により 成長する。しかる上で、図7に示すように、前記マスク 酸化・窒化膜102をストッパとした化学機械研磨法 (CMP法) により前記シリコン酸化膜105を研磨し て表面を平坦化する。その後、図8のように、前記マス ク酸化・窒化膜102及びシリコン基板101の表面上 のシリコン酸化膜105を完全に除去することで、前記 STI溝104内にのみ前記シリコン酸化膜105が埋 め込まれた素子分離領域106が形成される。また、前 記素子分離領域106によって多ゲートMOSFETの 素子領域107と孤立MOSFETの素子領域108が それぞれ区画形成され、さらに本来は素子分離領域とし て機能する領域内、換言すれば本来はSTI溝が形成さ れる領域内に前記シリコン基板101の表面が初期状態 のまま残されたダミー素子領域109が形成される。

【0016】ととで、前記ダミー素子領域は、前記CMP工程での研磨において、シリコン基板の表面の平坦性を保持するために設けられる。すなわち、前記ダミー素子領域109が形成されない場合には、図13(a)のように、前記STI溝104は素子分離領域の全域にわたって形成される。そのため、前記シリコン酸化・窒化膜102を成長し、かつその後にCMP法によってシリコン酸化膜105を成長してSTI溝104を埋め込んだ後、とのシリコン酸化膜105をCMP法によって研磨したときには、図13(b)のように、面積の広いSTI溝104上でのシリコン酸化膜105の研磨が進行され、当該STI溝104内に残されたシリコン酸化膜

8

105の表面が素子領域に比較して凹んだ状態になってしまう。とのような表面が凹んだ状態が生じると、シリコン基板の表面の平坦性が劣化され、後工程で積層する配線等を高い信頼度で形成することが困難になる。この点、前記したように、素子分離領域106内にダミー素子領域109を形成し、当該ダミー素子領域109ではシリコン基板101にSTI溝104を形成しないようにすることで、面積の大きなSTI溝が生じることが防止でき、CMPを施した後のシリコン基板101の表面、特に素子分離領域106の表面を平坦化することが可能になる。

【0017】しかる上で、図8に示したように、前記シリコン基板101に対してP型不純物、N型不純物をそれぞれ所要の領域に導入し、P型ウェル110、N型ウェル111を形成する。これらウェルの形成方法は、例えば、図示は省略するが、最初にN型ウェル領域をフォトレジスト膜で被覆した状態でシリコン基板にP型不純物をイオン注入し、次いで、今度はPウェル領域をフォトレジスト膜で被覆した状態でシリコン基板にN型不純物をイオン注入することにより形成できる。

【0018】次いで、図9のように、前記シリコン基板 101の表面にゲート材料としてのポリシリコン膜11 2を形成し、その上に反射防止膜113を形成し、さら にフォトレジスト膜114を形成する。そして、前記ゲ ート用マスクM2を用いて前記フォトレジスト膜114 を露光し、かつ現像する。このとき、前記多ゲートMO SFETの素子領域107では、複数本(ここでは5 本)のゲートG1のパターンが並列配置されているが、 その両外側にはダミーゲートG3のパターンが配置され ており、また前記孤立MOSFETでは1本のゲートG 2のパターンの両側にダミーゲートG3のパターンが配 置されている。そのため、各ゲートG1,G2のパター ンではダミーゲートG3のパターンが近接した領域に存 在することによって、本来のゲートG1, G2の各パタ ーンにおけるパターン間の間隔がほぼ均一なものとな る。これにより、前記ゲート用マスクM2を用いて前記 フォトレジスト膜114を露光、現像した際に近接効果 が生じた場合でも各ゲートG1、G2に対応する前記フ ォトレジスト膜114のゲート長を均一に形成すること が可能になる。

【0019】次いで、図10に示すように、現像された前記フォトレジスト膜114をマスクにして前記反射防止膜113、ポリシリコン膜112を順次エッチングし、前記反射防止膜13を除去することで、多ゲートMOSFETのゲート116、及びダミーゲート117が形成される。図11はその平面配置図であり、前記各ゲート115、116は各MOSFETを形成する素子領域107、108上にそれぞれ形成され、前記多ゲートMOSFETでは複50数本のゲート115が並列状態に形成され、前記孤立M

OSFETでは1本のゲート116が形成される。ま た、これと同時に前記各MOSFETの周囲に形成され た素子分離領域106内、すなわちマトリクス配置され た複数の正方形のダミー素子領域109上にダミーゲー ト117が形成される。前記したように、ゲート用マス クM2のダミーゲートG3のパターンは、素子領域用マ スクM1のダミー素子領域S3のパターン設計データを 一部修正してダミー素子領域の縦横寸法を縮小したバタ ーンとして形成しているため、ダミーゲート117はダ ミー素子領域109内に、それよりも小さい寸法で形成 10 されることになる。

9

【0020】しかる後、図12に示すように、前記N型 ウェル111上をフォトレジスト膜等でマスクした上 で、全面にN型不純物をイオン注入し、前記多ゲートM OSFETの素子領域107に前記ゲート115を用い た自己整合法によりN型ソース・ドレイン領域118を 形成し、N型の多ゲートMOSFETを形成する。ま た、同様に、P型ウェル110上をフォトレジスト膜等 でマスクした上で全面にP型不純物をイオン注入し、前 記孤立MOSFETの素子領域108に前記ゲート11 6を用いた自己整合法によりP型ソース・ドレイン領域 119を形成し、P型の孤立MOSFETを形成する。 そして、前記シリコン基板101の全面にBPSG膜等 の層間絶縁膜120を形成し、前記ソース・ドレイン領 域118,119の選択された領域にコンタクトホール 121を開口した上で層間絶縁膜上に配線122を形成 する。

【0021】以上の実施形態の製造方法によれば、多ゲ ートMOSFETの複数本のゲート115のうち、両側 のゲートには外側に沿ってダミーゲート117が形成さ れる。すなわち、フォトリソグラフィ法によりゲートを 形成する際に用いるゲート用マスクM2には、ゲートG 1のパターンに沿ってダミーゲートG3のパターンが存 在している。同様に孤立MOSFETの1本のゲート1 16の両側にもダミーゲート117が形成されるため、 ゲート用マスクM2ではゲートG2のパターンに沿って ダミーゲートG3のパターンが存在している。そのた め、ゲート用マスクM2を用いてフォトレジストを露光 する際の近接効果が両MOSFETの各ゲート115, 116を形成する際のフォトレジスト膜114の露光、 現像に際して均等に生じることになり、結果として多ゲ ートMOSFETの複数本のゲート115と、孤立MO SFETの1本のゲート116は、それぞれ同一ゲート 長に形成される。

【0022】また、その一方で、ゲート用マスクM2に 形成するダミーゲートG3のパターンは、図3に示した ように、素子領域用マスクM1に形成されているダミー 素子領域S3のパターン設計データを一部修正したパタ ーンとして、すなわち、前記実施形態の場合には正方形 をしたダミー素子領域S3の縦横寸法をそれぞれ一定の 50 ばらつきを防止することが可能である。あるいは、ダミ

割合で縮小した矩形のパターンとして形成することがで きるため、ダミー素子領域S3のパターンの設計データ に対して単純な演算を施すことでダミーゲートG3のパ ターン設計データを容易に得ることができ、結果として ゲート用マスクM2の製造を容易に行うことができる。 したがって、ゲート用マスクM2の製造時間を短縮し、 かつ低コストに製造することが可能になる。

10

【0023】図14(a)は本発明の第2の実施形態の 半導体装置の平面バターン図である。なお、前記第1の 実施形態と等価な部分には同一符号を付してある。この 実施形態では、素子分離領域106にそれぞれ正方形の パターンをした複数のダミー素子領域109をマトリク ス状に配置している点では前記第1の実施形態と同じで あるが、ことではマトリクス配置の平面XY方向を素子 領域107、108にそれぞれ形成するゲート115, 116の長手方向に沿ってこれと垂直な平面×方向に対 して所要の寸法で徐々にずらしている。このずらした寸 法はダミー素子領域109及びその上のダミーゲート1 17の配列パターン及びその寸法と、後述するように上 層に形成される配線122 (図12参照)の配線幅や配 管間隔等により適宜に設定される。

【0024】とのようにダミー素子領域109及びダミ ーゲート117を、ゲート115,116に対して平面 上でX方向に順次ずらした配列とすることにより、図1 4 (b2) に平面構成を示すように、その上に延長され る平行な複数本の配線122a, 122bが前記ゲート 115、116の長手方向に沿って形成されたときに、 これら複数本の各配線122a, 122bは前記ダミー 素子領域109及びダミーゲート117上をそれぞれ均 一な状態で交差しながら延長されることになる。これに より、各配線122a, 122bがダミー素子領域10 9及びダミーゲート117との間に生じる配線容量を各 配線で均一化し、配線間での特性のばらつきを解消する ことが可能になる。因に、ダミー素子領域109及びダ ミーゲート117のマトリクスの平面XY方向が前記第 1の実施形態のようにゲート115,116の延長方向 に沿ってずれていない場合には、図13(b1)のよう に、ダミー素子領域109及びダミーゲート117と交 差する配線122aと、交差しない、あるいは交差面積 40 の小さい配線122bとが生じることになり、各配線の 配線容量がばらついて配線間での特性のばらつきが生じ るととになる。

【0025】なお、図14では、ダミーゲート117を 平面Y方向に沿ってX方向に順次ずらした例を示してい るが、平面X方向に延びる配線に対して配線間の特性の ばらつきを抑制する場合には、ダミーゲート117を平 面X方向に沿ってY方向に順次ずらした配列としてもよ い。また、平面X方向とY方向に対して共にずらす構成 とすれば、平面X方向、Y方向の両配線に対して特性の

ーゲート117の矩形方向をゲート115,116の長さ方向に対して平面方向に傾けた構成としてもよい。

【0026】とこで、前記各実施形態では、多ゲートMOSFETと孤立MOSFETについての例を示しているが、多ゲートMOSFETにおける複数本のゲートのうちの中間部のゲートと両側に位置されるゲートとの間についても近接効果によるゲート長のばらつきが生じることがあるため、多ゲートMOSFETのみを含む半導体装置についても本発明を同様に適用することが可能である。

[0027]また、前記実施形態では、ダミー素子領域のパターン形状を正方形としているが、長方形、あるいは多角形、さらには円形であってもよい。このようにダミー素子領域のパターン形状を正方形以外の形状にした場合でも、ゲートを形成する際の近接効果を各ゲートに対して均一に生じさせることが可能であるとともに、ゲート用マスクに形成するダミーゲートパターンは、ダミー素子領域の設計データを修正するだけで得ることができ、ゲート用マスクの製造の容易化、及び製造時間の短縮と低コスト化が実現できる。

[0028]

【発明の効果】以上説明したように本発明は、MOSF ETが形成される半導体基板の素子分離領域にはダミー 素子領域が形成され、かつとのダミー素子領域上にダミ ーゲートが形成されているので、その製造工程において は、特にゲートを形成するためのフォトリソグラフィエ 程においては、ゲートが形成されるのと同時にダミーゲ ートが形成されることになり、ゲート用マスクを用いて フォトレジストを露光する際の近接効果が単一または複 数のMOSFETの複数のゲートに対してそれぞれ均等 30 に生じることになり、結果として各ゲートを同一ゲート 長に形成することが可能になる。また、その一方で、ゲ ート用マスクに形成するダミーゲートパターンは、素子 領域用マスクに形成されているダミー素子領域パターン の設計データを一部修正したパターンとして形成すると とができるため、ダミー素子領域のバターンの設計デー タに対して単純な演算を施すことでダミーゲートパター ンの設計データを容易に得ることができ、結果としてゲ ート用マスクの製造を容易に行うことが可能になり、ゲ ート用マスクの製造時間を短縮し、かつ低コストに製造 40 することが可能になる。

【図面の簡単な説明】

【図1】本発明にかかる素子領域用マスクのバターン図 である。

【図2】本発明にかかるゲート用マスクのバターン図である。

【図3】ゲート用マスクのダミーゲートのパターンを設計する手法を説明するための図である。

【図4】本発明の第1の実施形態の製造工程1の断面図である。

【図5】本発明の第1の実施形態の製造工程2の断面図である。

12

【図6】本発明の第1の実施形態の製造工程3の断面図である

【図7】本発明の第1の実施形態の製造工程4の断面図 である。

【図8】本発明の第1の実施形態の製造工程5の断面図である。

【図9】本発明の第1の実施形態の製造工程6の断面図である。

【図10】本発明の第1の実施形態の製造工程7の断面 図である。

【図11】本発明の第1の実施形態の製造工程7の平面 パターン図である。

【図12】本発明の第1の実施形態の製造工程8の断面 図である。

【図13】本発明におけるダミー素子領域の有効性を説明するための断面図である。

【図14】本発明の第2の実施形態の平面図とその作用 20 を説明する模式平面図である。

【図15】近接効果を説明するための平面図と断面図である。

【図16】従来の製造方法の一例を説明するための平面 図と断面図である。

【符号の説明】

M1 素子分離用マスク

M2 ゲート用マスク

S0 素子分離領域のパターン

S1, S2 素子領域のパターン

30 S3 ダミー素子領域のパターン

G1, G2 ゲートのパターン

G3 ダミーゲートのパターン

101 シリコン基板

102 シリコン酸化・窒化膜

103 フォトレジスト膜

104 STI溝

105 シリコン酸化膜

106 素子分離領域

107, 108 素子領域

109 ダミー素子領域

110 P型ウェル

111 N型ウェル

112 ポリシリコン膜

113 反射防止膜

114 フォトレジスト膜

115, 116 ゲート

117 ダミーゲート

118 ソース・ドレイン領域

119 ソース・ドレイン領域


50 120 層間絶縁膜

121 コンタクトホール


13

* *122 配線


【図1】



【図2】



【図4】



(図3)

ダミー素子領域パターン

P2


G3

G3


G3

F12


グミーゲートバターン




【図5】




【図7】




【図8】




【図9】




【図10】




【図12】




【図13】




【図15】



【図16】



【図14】



フロントページの続き

H01L 29/78

(51) Int.Cl.⁷

識別記号

FΙ

テーマコード(参考)

21/336

Fターム(参考) 2H095 BB01 BB02 BB36

5F033 KK04 QQ09 QQ18 RR04 RR06

RR15 W01 W06 XX03 XX33

5F040 DB01 EC07 EK05 EL03 EL04

EM01 FA02 FC17

5F048 AA00 AA01 AA04 AA09 AC01

BA01 BB00 BB03 BB05 BE03

BG00 BG14